Ketika layar LCD menampilkan kelainan, itu sebelumnya disimpulkan melalui fenomena dan parameter telah dimodifikasi. Metode ini memakan waktu dan melelahkan. Dengan osiloskop penyimpanan panjang, debug pengendali LCD tidak harus dibakar otak. Di sini kami berbagi aplikasi ZDS4054Plus dalam pengujian LCD melalui contoh-contoh praktis.
A, pengontrol LCD, driver bekerja
Untuk menampilkan karakter atau gambar pada LCD, perlu untuk menampilkan data RGB ke driver LCD melalui pengontrol LCD. Driver LCD kemudian memasukkan data ke buffer, dan kemudian me-refresh tampilan layar LCD dengan laju 60 frame per detik. (Karena karakteristik molekul kristal cair: ketika tetap pada tegangan tertentu untuk waktu yang lama, itu akan menyebabkan molekul kristal cair dihancurkan, sehingga untuk menyegarkan layar LCD pada frekuensi tertentu (biasanya 60Hz), sehingga video playback frame rate Meskipun hanya 23 hingga 30 frame per detik, refresh rate layar TFT-LCD mencapai 60 Hz. Waktu pengontrol LCD mengontrol frame rate video, waktu driver LCD mengontrol refresh rate monitor.
Kontroler LCD mengontrol setiap piksel melalui kombinasi sinyal baris dan kolom yang berbeda. Siklus sinyal pemindaian garis (HYNC) ini sangat singkat (hingga 40kHz-100kHz), memungkinkan tampilan gambar yang stabil di layar.
Waktu pengontrol sinyal LCD dan prinsip kerja adalah sebagai berikut:
Kontroler LCD sulit untuk debug? Ajarkan Anda untuk menggunakan osiloskop dapat dengan mudah diselesaikan
lVSYNC: sinyal sinkronisasi bingkai, yang menunjukkan dimulainya pemindaian bingkai, bingkai juga merupakan gambar layar LCD;
lHSYNC: garis sinyal sinkronisasi, menunjukkan awal pemindaian 1 baris;
lVCLK: sinyal clock piksel, setiap pulsa diisi dengan 1 piksel;
lVDEN: Sinyal pengaktifan data. Saat tinggi, data isian valid.
lVD [23: 0]: port output data piksel LCD.
lLEND: ujung garis sinyal;
Mengambil layar LCD 1024x768 piksel sebagai contoh, tampilan lengkap dari sinyal gambar layar harus menyertakan siklus VSYNC, 768 siklus HSYNC aktif, dan setiap tingkat tinggi VDEN mengandung 1024 sinyal clock piksel. Masalah tampilan dapat diperiksa dengan sinyal frame sync, frekuensi sinyal sinkronisasi lini, siklus tugas, penundaan, jumlah siklus HSYNC yang terkandung dalam setiap siklus VSYNC, dan jumlah siklus VSCLK yang terkandung dalam siklus VDEN.
Kedua, gunakan osiloskop ZDS4054Plus untuk menyelesaikan contoh abnormal display LCD
1, hamparan gambar, ulangi
Fenomena: Pemindahan, superposisi, atau pengulangan gambar berskala besar pada layar LCD;
Penyebab: Situasi ini biasanya tidak disebabkan oleh sinkronisasi garis atau penundaan sinyal sinkronisasi lapangan, yang pada dasarnya dapat menghilangkan efek ini. Anda dapat memeriksa apakah ada waktu atau ada perbedaan dalam frekuensi clock.
Solusi: Hal pertama yang harus Anda lakukan untuk memenuhi situasi ini adalah dengan hati-hati menghitung parameter transfer DMA dan secara akurat menyesuaikan sinyal garis dan bidang.
Kontroler LCD sulit untuk debug? Ajarkan Anda untuk menggunakan osiloskop dapat dengan mudah diselesaikan
Seperti yang ditunjukkan pada tangkapan layar osiloskop, sinyal yang sesuai dari masing-masing saluran adalah VCLK, VSYNC, VHSYNC, dan sinyal VDEN secara bergantian. Langkah-langkah analisis adalah sebagai berikut:
1) Karena frame lengkap waktu sinyal biasanya mencapai 30ms atau lebih, osiloskop perlu menyesuaikan basis waktu ke 10ms / div, dan frekuensi sinyal VCLK biasanya hingga 48-96MHz, dan tingkat sampling harus dijaga setidaknya 500Ms / s untuk menganalisis waktunya. Osiloskop normal tidak dapat menangkap bentuk gelombang saat ini.
2) ZDS4054Plus masih dapat mempertahankan laju sampling 1Gs / s di bawah basis waktu 10ms / div, dan dapat mengembalikan bentuk gelombang dengan sempurna. Dengan meteran frekuensi perangkat keras standar masing-masing saluran, dapat menganalisis apakah frekuensi setiap sinyal tidak normal;
2, gambar dislokasi
Gejala: Layar LCD bergeser ke arah horizontal, atau memiliki beberapa piksel garis warna, putih, atau hitam di bagian atas atau bawah.
Alasan: Secara umum, situasi ini terkait dengan sinkronisasi frame dan sinyal sinkronisasi garis. Jika itu adalah kelainan normal, itu mungkin karena parameter inisialisasi tidak diatur dengan benar. Jika kelainan terjadi selama proses kerja, sinkronisasi frame dan sinyal sinkronisasi garis menerima gangguan.
Solusi: Periksa sinkronisasi garis pengendali LCD dan lebar sinyal sinkronisasi bidang, sebelum dan sesudah penundaan, kecocokan polaritas.
Kontroler LCD sulit untuk debug? Ajarkan Anda untuk menggunakan osiloskop dapat dengan mudah diselesaikan
Seperti yang ditunjukkan pada tangkapan layar osiloskop, sinyal yang sesuai dari masing-masing saluran adalah VCLK, VSYNC, VHSYNC, dan sinyal VDEN secara bergantian. Langkah-langkah analisis adalah sebagai berikut:
1) Melalui pengukuran dan statistik layar penuh, analisis lebar pulsa positif dan negatif dari setiap sinyal. Jika lebar pulsa VSYNC dan VHSYNC memiliki nilai abnormal, itu dapat dinilai sebagai kelainan tampilan yang disebabkan oleh sinyal interferensi;
2) Jika lebar pulsa normal, jumlah siklus dapat dihitung secara statistik dengan pengukuran interval, dan hubungan timbal balik langsung antara sinyal dari setiap siklus ukuran dapat dianalisis untuk memeriksa parameter waktu;
3) Analisis penundaan antara setiap sinyal waktu dengan mode zoom dan pengukuran kursor.
