Panel paparan yang diproduksi oleh layar kristal cair LCD secara luas digunakan di peralatan militer. Desain ini mengadopsi FPGA Spartan-3E sebagai perangkat keras. 2 &TImes; 16 karakter LCD menggabungkan controller grafis Sitronix ST7066U untuk mewujudkan karakter atau karakter Cina dari layar LCD. Tampilan layar penuh, tampilan mobile layar penuh, dan satu-karakter layar pada layar. Semua fungsi yang dilaksanakan dalam bahasa VHDL untuk memenuhi persyaratan layar LCD dan mencapai berbagai efek tampilan.
Karena yang kecil ukuran, berat ringan, dan konsumsi daya rendah, LCD liquid crystal Display memiliki berbagai macam aplikasi. Sebagai contoh, seperti tampilan panel untuk pesawat, tank dan kapal, ruang yang ditempati oleh layar CRT asli dapat dikurangi, berat perangkat dapat dikurangi dan mobilitas dapat ditingkatkan.
Desain ini menggunakan sebuah karakter LCD dengan controller grafis Si.tronix ST7066U tertanam di Dewan pengembangan Spartan-3E, yang mengimplementasikan: (1) satu karakter menampilkan di setiap posisi dan layar penuh dan layar penuh tampilan karakter; (2) tampilan kustom karakter (huruf) dan layar penuh gerakan tampilan karakter individu. Di antara mereka, grafis controller [1] bertanggung jawab untuk menerima perintah kontrol dan data dan mengirim ke layar LCD.
1 Sitronix ST7066U grafis Controller
Controller memiliki tiga ruang penyimpanan internal, DD RAM, CGROM, dan CG RAM, yang harus diinisialisasi sebelum pengiriman data.
(1) DD RAM (Menampilkan data RAM)
Kode karakter disimpan. Secara fisik, DD RAM memiliki total 80 karakter posisi, setiap baris memiliki 40 karakter, tetapi hanya 16 dapat ditampilkan dan 24 tersisa tidak ditampilkan. Sebelum membaca atau menulis, konter alamat perlu diinisialisasi. Konter alamat dapat disimpan konstan atau secara otomatis incremented atau decremented oleh 1 setelah membaca atau menulis.
(2) CG ROM (Generator huruf ROM)
Font bitmap yang berisi masing-masing karakter yang ditentukan.
(3) CG RAM (generator huruf RAM)
Berisi karakter kustom 8-bit bitmap. Setiap bit karakter kustom terdiri dari 5 poin dalam 8-bit bitmap. Penggunaan khusus adalah sama dengan DD RAM.
1.1 antarmuka sinyal dengan FPGA
LCD dan FPGA antarmuka sinyal [2]: (1) mengaktifkan sinyal LCD_E; (2) Daftar pilih sinyal LCD_RS; (3) membaca/menulis sinyal kontrol LCD_RW; (4) empat LCD data baris dan StrataFlash data baris SF_D Reuse 11:8.
1.2 analisa
Nilai data SF_D 11:8, LCD_RS, LCD_RW harus ditetapkan dan stabil setidaknya 40 ns sebelum LCD_E pergi tinggi, dan LCD_E tetap tinggi untuk setidaknya 230 ns. Dalam banyak aplikasi, LCD_RW selalu rendah karena data tidak biasanya dibaca dari layar.
Seperti yang ditunjukkan dalam gambar 1, data yang ditransmisikan dalam 8-bit format dan dibagi menjadi potongan-potongan 4 yang tinggi dan rendah 4 bit. Bit 4 tinggi pertama dan kemudian 4 bit rendah memiliki interval setidaknya 1us. Operasi tulis 8-bit memiliki interval minimal 40 AS sebelum komunikasi berikutnya, dan keterlambatan perlu meningkatkan untuk 1.64 ms setelah perintah jelas.
LCD berbasis FPGA LCD desain
Gambar 1 karakter LCD antarmuka waktu diagram
2 data desain tampilan
2.1 Flow Chart
Seperti yang ditunjukkan pada gambar 2, LCD tampilan data termasuk power-on inisialisasi, konfigurasi layar, menulis data ke tampilan, dan alamat awal harus ditetapkan sebelum menulis data.
LCD berbasis FPGA LCD desain
Gambar 2 LCD tampilan alur
Kristal Dewan pengembangan adalah 50 MHz.
